上海，2011年1月21日– 全球領(lǐng)先的電子設(shè)計(jì)創(chuàng)新企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克證券交易所代碼: CDNS)，今天宣布總部位于上海的無(wú)線(xiàn)通信基帶和RF處理器解決方案領(lǐng)先供應(yīng)商展訊通信有限公司（納斯達(dá)克證券交易所代碼：SPRD ，以下簡(jiǎn)稱(chēng)：“展訊”） 已將其芯片設(shè)計(jì)流程成功遷移到Cadence® Silicon Realization，并實(shí)現(xiàn)了其首款40納米低功耗GSM/GPRS/EDGE/TD-SCDMA/HSPA商用無(wú)線(xiàn)通信芯片的一次性流片成功。

    作為中國(guó)最大的芯片設(shè)計(jì)公司之一，展訊一直秉承采用更好的可預(yù)測(cè)性和更高效的技術(shù)，使其產(chǎn)品能夠更快上市。通過(guò)采用Cadence® Silicon Realization芯片實(shí)現(xiàn)流程為核心的EDA解決方案，展訊取得了產(chǎn)品快速上市的優(yōu)勢(shì)。

    “由于展訊處于競(jìng)爭(zhēng)激烈的移動(dòng)通信市場(chǎng)，因此高性?xún)r(jià)比，低功耗，優(yōu)異的性能以及產(chǎn)品的快速上市等都是展訊關(guān)注的重點(diǎn)，”展訊通信有限公司董事長(zhǎng)兼首席執(zhí)行官李力游博士表示。“展訊需要一家與我們有共同理念的EDA公司，和我們一起創(chuàng)造并推出差異化的系統(tǒng)級(jí)芯片解決方案。Cadence芯片實(shí)現(xiàn)流程對(duì)我們來(lái)說(shuō)是一個(gè)理想的選擇。40nm芯片的一次性流片成功表明我們?cè)?G通信行業(yè)擁有領(lǐng)先的技術(shù)、世界級(jí)的設(shè)計(jì)團(tuán)隊(duì)以及高效和高質(zhì)量的產(chǎn)品開(kāi)發(fā)流程。”

    展訊采用的以Cadence Silicon Realization芯片實(shí)現(xiàn)流程為核心的EDA工具，包括Encounter® Digital Implementation System、RTL Compiler、Conformal® Low Power、Incisive® Enterprise Simulator、Encounter® Test、Encounter® Timing System、Virtuoso® Custom Design、Multi-mode Simulation、QRC Extraction、Encounter Power System與可制造性設(shè)計(jì)技術(shù)。

    “憑借我們獨(dú)特的芯片實(shí)現(xiàn)流程，Cadence在生產(chǎn)效率與盈利性方面為移動(dòng)通信設(shè)備供應(yīng)商提供了顯著的優(yōu)勢(shì)，”Cadence首席戰(zhàn)略官兼高級(jí)副總裁黃小立博士說(shuō)。“我們很高興2G 和3G 無(wú)線(xiàn)通信市場(chǎng)領(lǐng)先的芯片設(shè)計(jì)公司之一——展訊采用Cadence解決方案規(guī)范其設(shè)計(jì)流程，并且已經(jīng)取得了初步的成功。”