Analog Devices Inc. 最近推出兩款時鐘產(chǎn)品 AD9553和 ADCLK944。這些產(chǎn)品用于完整時序信號鏈中時，可提高同步光纖網(wǎng)絡和無線基站的性能，并降低編程和設計復雜度。

時鐘發(fā)生器 AD9553適合 GPON、SONET/SDH OC-48( http://www.analog.com/zh/AD9553 )(同步光纖網(wǎng)絡/同步數(shù)字體系)、測試和測量、數(shù)據(jù)采集、以太網(wǎng)、光纖通道、T1/E1、廣播視頻及其它無線和有線通信應用的低成本時鐘轉換需求。

ADCLK944旨在改善無線基站中數(shù)據(jù)轉換器的信噪比 (SNR)，以及為 SONET/SDH 光纖網(wǎng)絡提供低功耗、低抖動性能。高性能數(shù)據(jù)轉換器和時鐘技術是連接當今電子系統(tǒng)中的模擬部分與數(shù)字部分的橋梁，在這方面，越來越多的設計人員青睞 ADI 公司的產(chǎn)品。

AD9553時鐘發(fā)生器縮短編程時間

AD9553時鐘發(fā)生器( http://www.analog.com/zh/AD9553 )提供預設的輸入/輸出頻率比，可輕松通過引腳進行編程，而其成本只有競爭解決方案的一半左右。引腳編程模式提供一個標準輸入/輸出頻率轉換矩陣，而通過 SPI(串行外設接口)端口則可設置自定義的輸入/輸出頻率轉換。AD9553時鐘發(fā)生器具有抖動清除和時鐘轉換兩種功能。它提供各種不同的輸入/輸出頻率組合及靈活的輸出級，減少了多達兩個分立鎖相環(huán) (PLL) 和多種其它分立元件，因而電路板空間得以縮小，設計復雜度得以降低，編程工作得以簡化。

AD9553具有保持模式，即使沒有參考輸入，它也能提供輸出信號。該時鐘發(fā)生器還包括一個切換功能，可提供額外安全保障，如果一個 CMOS 參考失效，下游 PLL 也不會失鎖。

ADCLK944時鐘緩沖器提供低抖動性能

ADCLK944時鐘扇出緩沖器( http://www.analog.com/zh/ADCLK944 )提供業(yè)界最低的50-fs(飛秒)抖動數(shù)值，適合 LTE( http://www.analog.com/zh/ADCLK944 )、MC-GSM 和其它無線網(wǎng)絡應用中要求高性能時鐘信號而又不影響高速信號轉換的通信設備。這一抖動性能與每通道低功耗特性相結合，使得 ADCLK944也能有效用在基于千兆以太網(wǎng) (GbE) 和 SONET/SDH 光纖網(wǎng)絡多路復用協(xié)議的應用中。

隨著 SONET/SDH 和 GbE 系統(tǒng)的數(shù)據(jù)速率越來越高，因而對時鐘的抖動要求也非常苛刻。ADCLK944的超低抖動特性對系統(tǒng)抖動預算的貢獻極小，從而為 SerDes(串行器/解串器)時鐘設計人員提供了極大的設計靈活性。低功耗特性同樣重要，因為當今系統(tǒng)使用含有多個通道的高密度 SONET 板。

時鐘扇出緩沖器 ADCLK944提供四路工作速率最高達7 GHz 的 LVPECL 輸出，同時可實現(xiàn)50 fs 的寬帶隨機均方根 (RMS) 加性抖動。其極低抖動和最大15 ps(皮秒)的輸出間偏斜特性非常適合要求干凈的時鐘信號以供高速轉換器定時的有線和無線設備，如 LTE 和多載波 GSM 通信基站等。該抖動性能也有助于滿足高速 OC-192和 OC-768 SONET 線路卡的時鐘分配抖動發(fā)生要求。

這款緩沖器的低噪聲性能可顯著提高信噪比性能，特別是與 DAC、ADC和時鐘發(fā)生器一起構成完整的信號鏈時效果更顯著。

作為優(yōu)化通信信號鏈設計的一部分，時鐘緩沖器 ADCLK944可配合 ADI 公司以下 DAC 和 ADC 工作：AD9779 - 雙通道16位、1 GSPS DAC;AD9739 - 14位、2500 MSPS、RF DAC;AD9789 - 具備4通道信號處理能力的14位、2400 MSPS TxDAC;AD9445 - 14位、105 MSPS / 125 MSPS ADC;AD9446 - 16位、80 MSPS / 100 MSPS ADC。